Especificação formal de topologia e roteamento para rede em chip 3d
Resumo
A integração tridimensional em Redes em Chip tem apresentado soluções
promissoras para problemas quando comparados a integração Bidimensional que
afetam o desempenho da rede. A integração de vários núcleos em um só chip
também apresenta grandes desafios, um dos grandes problemas encontrados na
Integração Tridimensional é o superaquecimento dos roteadores na rede. Este
trabalho apresenta o desenvolvimento e verificação da especificação formal através
da notação Z do Aware Adaptive Routing (TAAR) e seus modos de roteamento que
é utilizado em Redes em Chip Tridimensionais que pretende equilibrar a carga de
tráfego para a topologia NSI-Mesh em NoC 3D, afim de apoiar uma análise
qualitativa desde que satisfaçam as restrições da Topologia.